Просмотр новости
Найдите то, что Вас интересует
Спутники
РН
SpaceX
Роскосмос
NASA
Deux étudiants de Centrale Nantes remportent le concours national RISC-V 2026
Дата публикации: 23-06-2026 22:00:00
Leur projet a été distingué parmi les 11 équipes ayant rendu un dossier final, à l'issue de plusieurs mois de travail consacrés à l'amélioration des performances d'un processeur informatique.
Un concours au cœur des enjeux de la microélectronique
Le concours RISC-V vise à approfondir les connaissances des étudiants en architecture des processeurs à partir de RISC-V, une architecture ouverte qui connaît un développement rapide dans les secteurs de la microélectronique, des systèmes embarqués et du calcul haute performance.
Chaque année, les participants doivent relever un défi technique différent en modifiant l'architecture d'un processeur afin d'en améliorer les performances.
Pour cette édition, l'objectif était d'accélérer l'exécution d'un algorithme de traitement du signal appelé FFT (Fast Fourier Transform), largement utilisé dans les télécommunications, les systèmes radar, le traitement audio ou encore l'analyse de données.
Repenser l'architecture du processeur
Pour répondre à ce défi, Titouan Copin et Simon Cau ont travaillé directement sur l'architecture interne du processeur CVA6.
Leur approche a consisté à ajouter de nouveaux mécanismes matériels permettant d'exécuter certains calculs plus efficacement et de réduire les échanges de données avec la mémoire, souvent responsables de ralentissements.
Cette stratégie a permis d'optimiser à la fois les opérations de calcul et les transferts de données, deux éléments essentiels pour améliorer les performances globales du processeur.
Des performances multipliées par dix
Les résultats obtenus par les deux étudiants sont particulièrement remarquables.
Leur solution permet une exécution plus de dix fois plus rapide de l'algorithme étudié tout en réduisant de 92 % le nombre d'instructions nécessaires. Ces performances ont été obtenues tout en garantissant le bon fonctionnement général du processeur grâce à une série de tests de validation.
Cette première place récompense à la fois la qualité technique du projet et l'investissement des deux étudiants tout au long du concours.
Elle illustre également l'expertise développée au sein de la filière Systèmes embarqués communicants de Centrale Nantes, proposée en partenariat avec l'ITII Pays de la Loire et spécialisée dans les systèmes numériques, l'électronique embarquée et les architectures matérielles.
Cette victoire représente la consécration de 150 heures de travail sur notre temps personnel. Elle est d'autant plus belle que les éléments n'étaient pas initialement en notre faveur : nous sommes deux étudiants en 2e année d’école d’ingénieur en alternance, alors que les autres équipes étaient souvent composées de quatre étudiants en dernière année (école d’ingénieurs ou université). De plus, notre statut ne nous permettait pas de bénéficier d'heures de projet dédiées ; nous avons donc fourni tout ce travail sur notre temps libre, en plus de nos cours et de notre activité en entreprise.
L'un de nos principaux points d'apprentissage réside dans le travail de bibliographie et de compréhension des articles scientifiques, ce qui constitue un élément clé et une excellente préparation pour un potentiel travail de thèse dans le futur.
Simon Cau, étudiant en 2e année ingénieur de spécialité Systèmes embarqués communicants
Titouan Copin, Simon Cau et leur enseignant Mikaël Briday, maître de conférences à Centrale Nantes
Основное содержимое страницы с новостью.
Titouan Copin et Simon Cau, étudiants en deuxième année de la filière Systèmes embarqués communicants de Centrale Nantes, ont remporté la 6e édition du concours national RISC-V, organisé par Thales, le GdR SOC² du CNRS et le CNFM.
Leur projet a été distingué parmi les 11 équipes ayant rendu un dossier final, à l'issue de plusieurs mois de travail consacrés à l'amélioration des performances d'un processeur informatique.
Un concours au cœur des enjeux de la microélectroniqueLe concours RISC-V vise à approfondir les connaissances des étudiants en architecture des processeurs à partir de RISC-V, une architecture ouverte qui connaît un développement rapide dans les secteurs de la microélectronique, des systèmes embarqués et du calcul haute performance.
Chaque année, les participants doivent relever un défi technique différent en modifiant l'architecture d'un processeur afin d'en améliorer les performances.
Pour cette édition, l'objectif était d'accélérer l'exécution d'un algorithme de traitement du signal appelé FFT (Fast Fourier Transform), largement utilisé dans les télécommunications, les systèmes radar, le traitement audio ou encore l'analyse de données.
Repenser l'architecture du processeurPour répondre à ce défi, Titouan Copin et Simon Cau ont travaillé directement sur l'architecture interne du processeur CVA6.
Leur approche a consisté à ajouter de nouveaux mécanismes matériels permettant d'exécuter certains calculs plus efficacement et de réduire les échanges de données avec la mémoire, souvent responsables de ralentissements.
Cette stratégie a permis d'optimiser à la fois les opérations de calcul et les transferts de données, deux éléments essentiels pour améliorer les performances globales du processeur.
Des performances multipliées par dixLes résultats obtenus par les deux étudiants sont particulièrement remarquables.
Leur solution permet une exécution plus de dix fois plus rapide de l'algorithme étudié tout en réduisant de 92 % le nombre d'instructions nécessaires. Ces performances ont été obtenues tout en garantissant le bon fonctionnement général du processeur grâce à une série de tests de validation.
Cette première place récompense à la fois la qualité technique du projet et l'investissement des deux étudiants tout au long du concours.
Elle illustre également l'expertise développée au sein de la filière Systèmes embarqués communicants de Centrale Nantes, proposée en partenariat avec l'ITII Pays de la Loire et spécialisée dans les systèmes numériques, l'électronique embarquée et les architectures matérielles.
Cette victoire représente la consécration de 150 heures de travail sur notre temps personnel. Elle est d'autant plus belle que les éléments n'étaient pas initialement en notre faveur : nous sommes deux étudiants en 2e année d’école d’ingénieur en alternance, alors que les autres équipes étaient souvent composées de quatre étudiants en dernière année (école d’ingénieurs ou université). De plus, notre statut ne nous permettait pas de bénéficier d'heures de projet dédiées ; nous avons donc fourni tout ce travail sur notre temps libre, en plus de nos cours et de notre activité en entreprise.
L'un de nos principaux points d'apprentissage réside dans le travail de bibliographie et de compréhension des articles scientifiques, ce qui constitue un élément clé et une excellente préparation pour un potentiel travail de thèse dans le futur.
Simon Cau, étudiant en 2e année ingénieur de spécialité Systèmes embarqués communicants
Titouan Copin, Simon Cau et leur enseignant Mikaël Briday, maître de conférences à Centrale Nantes
Схожие новости
Классификация: Пресс-релизы. Схожих патентов: 0. Схожих новостей: 10. Тональность: 0. Информативность: 11.1. Источник: www.ec-nantes.fr.